### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-186552

(43)Dat of publication of application: 09.07.1999

(51)Int.CI.

H01L 29/786 H01L 21/336

(21)Application number : 09-347452

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

17.12.1997

(72)Inventor: SHIBUYA MUNEHIRO


TSUTSU HIROSHI YOSHIDA TETSUHISA KITAGAWA MASATOSHI

### (54) MANUFACTURE OF THIN-FILM TRANSISTOR

### (57) Abstract:

PROBLEM TO BE SOLVED: To provide a method for manufacturing a thin-film transistor having a polycrystalline silicon layer, which is capable of having less roughened surface without causing deterioration in the crystallization of a zone in which transistor carriers move.

SOLUTION: An energy beam is irradiated on an amorphous silicon layer 3 formed on a substrate I to crystallize the layer 3 and to form a crystalline silicon layer 12a. Thereafter, a surface of the crystalline silicon layer 12a is etched to make its crystalline silicon surface smooth. When the etching is carried out through a chemical reaction based on thermal energy in a vapor phase using CIF3, damages to the silicon layer or the like can be suppressed, dangling bonds on the crystalline silicon layer can be terminated with and F atom, thus enabling suppression of oxidation of the silicon surface due to oxygen atoms present in the atmosphere.



### **LEGAL STATUS**

[Date of request for examination]

14.06.2000

[Date of sending the examiner's decision of rejection]

15.10.2002

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of r jection]

[Date of requesting appeal against examiner's decision of r jection]

[Dat of extinction of right]

Copyright (C); 1998,2003 Japan Patent Offic

# (16) 日本日本日本日(61)

### (Y) ধ 指非 噩 (<u>B</u>)

## (11)特許出職公別每号

# 特開平11-186552

ш	
8	
町	
~	
平成11年(1999)	
(43)公開日	

	627G 627Z
PI	H01L 29/78
400000	
nta.	21 L 29/786 .21/336

警査酬収 未請収 請収項の数4 OL (全6 頁)


<b>特取平</b> 9—347452	(71) 出限人	000005821	
		松下電器産業株式会社	
平成9年(1997)12月17日		大阪府門真市大学門真1006番地	
	(72) 発明者	<b>健谷 余裕</b>	
		大阪府門真市大学門真1006番炮 松下電器	松下電器
		服棄株式会社内	
	(72) 発明者	日 200 日	
		大阪府門真市大学門真1006番炮 松下電影	松下電器
		度製株式会社内	
	(72) 発明者	有田 哲久	
		大阪府門真市大学門真1006番地 松下電器	松下電
		放弃体式会社内	
	(74) 代理人	<b>弁理士 范本 智之 (外1名)</b>	
		発	是件页に较<
	<b>种数平</b> 9~347452 平成 9 年 (1997) 12月 17 日		(72) 岳明者 (72) 岳明者 (72) 岳明者 (72) 岳明者 (72) 岳明者 (73) 岳明者 (74) 任明人


## 様式トランジスタの製造方法 (54) [発明の名称]

### [23] [現的]

【傑四】 トランジスタのキャリアが通過する部分の結 **監性を損なうことなく、しかも投面の凹凸が少ない多結 励シリコン個を有する海膜トランジスタの製造方法を提** 供することを目的とする。

協邸化させて結晶質シリコン周12aを形成した後、結 「解決手段】 基板1上に形成された非晶質シリコン周 3 ドエネルギーピームを既好して非啞灯シリコン個3を 用いた数エネルギーを介した気袖中での化学反応により **母虹シリコン層12gの数面をエッチングして結晶質シ** とができるとともに、結晶質シリコン層の装面のダング リングポンドをF原子によって幹绌して、大気の酸素に 行うと、シリコン層等へのダメージの発生を抑制するこ )コン疫団の凹凸を除去する。エッチングをC1F3を よるシリコン投面の敷化等を抑倒することができる。





12b poly-Si ŝ

### 、特許額状の範囲】

ネルギーピームを照射して前紀非贔屓シリコン個を結晶 化させて結晶質シリコン層を形成した後、前記結晶質シ リコン層の殺菌をエッチングして前記結晶質シリコン扱 面の凹凸を除去することを特徴とする蒋膜トランジスタ [朝水項1] 基板上に形成された非晶質シリコン層にエ

を特徴とする請求項1に記載の蒋膜トランジスタの製造 【請求項2】結品質シリコン周の要面のエッチングを熱 エネルギーを介した気相中での化学反応により行うこと

【酵水項3】エッチングされた結晶質シリコン層の装面 のダングリングボンドをF原子によって終始することを 特徴とする翻求項1に記載の薄膜トランジスタの製造方

少なくともC1F3、XeF3、BrF3またはBrFgの いずれかを含む気体によって行うことを特徴とする額求 【請求項4】結晶質シリコン周の設面のエッチングを、 項 1に記載の薄膜トランジスタの製造方法。

【発明の詳細な説明】 [0001] 【発明の属する技術分野】本発明は、非晶質または結晶 質シリコン蒋膜を用いた蒋膜トランジスタの製造方法に

甲に開発が進められているポリシリコン薄膜トランジス タ (以下、「poly—SiTFT」と略記する) につ 【従来の技術】以下、従来の結晶質半導体を半導体間と して用いた蒋殿トランジスタの例として、被晶扱示装置 [0002]

いて、図面を用いて説明を行う。

[0003] 近年蒋煥トランジスタを用いた液晶扱示装 いる。そこで以下では、例えば、「IEEE ELEC FTを従来例として、図4を参照しながら簡単に説明す 20分野では、高価な石英基板ではなく、安価なガラス 基板が使用可能な比較的低温(概ね600℃以下)で作 成できる多結晶シリコン蒋膜トランジスタ(以下、「低 温polyーSiTFT」と略配する)が注目を集めて EDL-7, No. 6 (1986), p. p. 2 76-378」に記載されている低温poly-SiT FRON DEVICE LETTERS, Vol.

【0004】この従来例の低温poly-SiTFTの て結晶化させる(図4(8))。次に結晶化によって得 る。そして、ゲート配極6を6000AのMoを用いて 製造方法は、まず基板1上にパッファー層2となる60 0 AのS 1 jN tを介して、500~1000 Aの非晶質 して基板上の非晶質シリコン個3を周所的に加熱溶融し られた多結晶シリコン層 4上にゲート絶換層 5として 2 シリコン層3を全面に堆積後、エキシマレーザーを照射 00AのSijNtと1500AのSiOjMを形成す

形成し、この状態でリンイオンを注入する(図4

してコンタクトホール 9 を形成し、最後に 3 0 0 0 Aの 頃7及びドレイン領域8を形成する(図4(c))。そ A 1 を用いてソース電極10及びドレイン電極11を形 **再びエキシマレーザーを開射することによってソース領 或する(図4(d))ことにより低温poy−SiTF** (b))。その後、注入されたリンの活性化のために、 「を作製している。

[0005]

**【発明が解決しようとする瞑題】しかしながら、上記の** 図4に示した従来の低温poly-SiTFTを作製す [0008]図4に示した例では、低温poly—Si る場合、以下の群題が生じる。

X e C l を用いたエキシマレーザーを開射して、局所的 に溶脱し、結晶化させているわけであるが、溶脱と固化 (結晶化)を行うことによってシリコンの体徴および結 **品性等が変化しシリコン扱面に凹凸が発生しまう。その** 結果、この凹凸がTFTのキャリアの移動度やON配流 **量に悪影響を及ぼす。そこで装面凹凸の少ない多結晶シ** を形成するため、8-SiをプラズマCVDで堆積後、 リコン薄膜が留まれている。

【0007】これに対して、従来シリコン牧団の凹凸を **帯くす方法が投案されている。それは、非贔買シリコン** 型扱面をS101等で扱った状態でレーザーを照射して 協品化を行う方法である。

【0008】しかしながら、このような方法では、凹凸 して結晶化を行うと、一旦溶散したシリコンが結晶化さ コン周の結晶性は、ガラス基板倒とは逆倒の露出した倒 に、シリコンの結晶性が低下することにある。非品質シ れる際の結晶粒の成長がガラス基板側から発生すること は減少するものの良好なTFT特性は得られていない。 リコンの数面が臨出した状態でエキシマレーザーを照象 になる。このような粒成長過程を経て結晶化されたシリ が良好となる。ここで、上記したように非晶質シリコン 用いた結晶化を行うと、上記の粒成長は、ガラス基板側 晶性に優れたシリコン間をトランジスタのキャリアが通 からだけでなく、S101個からも発生してしまい、結 図の投面をS10jで覆った状態でエキシマレーザーを その原因は、結晶化シリコンの凹凸が無くなる代わり

を有する蒋膜トランジスタの製造方法を提供することを 【0008】そこで、本発明は上記の国題点に語み、ト ランジスタのキャリアが強過する部分の結晶性を損なう **いとなく、しかも数回の凹凸が少ない多結晶シリコン** 過する部分に形成することができない。 主たる目的とする。

【限盟を解決するための手段】上記の目的を達成するた 形成された非晶質シリコン層にエネルギーピームを開射 して非晶質シリコン層を結晶化させて結晶質シリコン層 めに本発明の塔限トランジスタの製造方法は、基板上に

8

て結晶質シリコン投面の凹凸を除去する様成となってい を形成した後、結晶質シリコン層の投面をエッチングし

[0011]上記の構成によれば、結晶性を損なうこと なく、枯凸質シリコン層の投画の凹凸を無くすことがで 【0012】また上記の构成において、結晶質シリコン 間の数団のエッチングを終エネルギーを介した気相中で の化学反応により行うと、プラズマを用いないため、シ リコン暦等へのダメージの発生を抑制することができ

原子によって斡蛄すると、大気の酸素によるシリコン製 [0013] さらに上記の構成において、エッチングさ れた結晶国ツリコン酯の数固のダングリングボンドをド 面の吸化等を抑制することができる。

国の数国の凹凸を無くすことと、大気の酸素によるシリ 【0014】また上部の様成において、結晶数シリコン コン扱面の酸化等を抑制することを同時に違成すること って行うと、枯屈性を損なうことなく、結晶虹シリコン F1、BrF1またはBrFjのいずれかを含む気体によ 個の投団のエッチングを、少なくともC1Fj、Xe

[0015]

[発明の英施の形態] 上記の目的を逆成するために、本 のエネルギーピームを照別による結晶化によって結晶質 て、一旦形成されたシリコン牧団の凹凸をエッチングに この方法によれば、シリコン扱画のシリコン原子のダン 多結晶シリコン構膜が大気にふれたときの自然酸化膜や 兜町者が様々に検討したところ、 エキシマレーザーなど より除去してやる(具体的には、熱エネルギーを介した **気相中での化学反応、例えば、F系ガスを用いて、主に** は個の乱れを多く含んだ突起部分を避択的にエッチング する)ことが極めて有用であることが判明した。なお、 グリングポンドをF原子で終盤することができるため、 シリコン間の疫団に発生した凹凸を除去する方法とし 不純物の発生も防止できる。

**方法)について、具体的に図1に示す工程断面図を参照** [0016] (奥施の形態1) そこで以下では本発明の **攻艦の形態における多結邸シリコン様限トランジスタの** 製造方法(特に平坦な扱画の多結晶シリコン構験の製造 しながら肌を辿って脱明する。・

1 (コーニング社製#1737ガラス)上に例えばシラ 【0017】まず、ガラス基板中の不純物の拡散を防ぐ ン(SiHi)を原料ガスとして用いたプラズマCVD 妆により飯厚30~160nmで、非母質シリコン3 (以下a-Siと略記する) を形成する (図1

BC1エキシマレーザを照射することにより上記の非品 【0018】次に、エネルギーピームとして倒えば、X

る (図1 (b))。このときの照射条件はa-Siの膜 買シリコンを給品化して多結品シリコン苺膜128を得 **厚や膜質などの条件にもよるが、エネルギー密度が15** 用で行うことができる。この結晶化により多結晶シリコ 0~450mJ/cmj、照射回数が1~500回の範 ン表面に高さ50 nm程度の凹凸が発生する(図1

2 bが得られた(図1(c))。なお、温度は200℃ 多結晶シリコン表面のエッチングを行う。なお、この淘 100℃に加熱されたチャンパー内に導入した。その結 【0019】その後、この基板をエッチングチャンパー (石英製) に挿入し、C1F3とN1の混合ガスを導入し 果、投面の凹凸は減少しほぼ平坦な多結晶シリコン層1 1リットル/分、Ngガスを2リットル/分の流量で約 **合ガスにおいては、ClFjがエッチングガスであり、** Njは希釈ガスである。本実施の形態ではClFjをO. 以下が好ましい。

[0020]以上のような本実施の形態によれば、非晶 質シリコン間の結晶化の際の粒成長はガラス基板側から のみ発生することになるため、臨出している扱画側(暫 い換えれば凹凸が発生している側)の結晶性は良好であ り、上記の方法によれば、そのごく扱画の突起部分を除 つ、凹凸の無い結晶化シリコン配を形成することができ 去しているに過ぎないため、良好な結晶性を有し、か

【0021】また本実施の形態によれば、エッチングに は、結晶化されたシリコン層の装面を消浄化することも 可能となる。さらに、上記のようにFを用いてエッチン **グを行うと、シリコン周投面に存在するダングリングボ** ンドを終绌することができるため、大気中の酸素による 【0022】また本実施の形態では、上記のように熱エ ネルギーを介した気雷中での化学反応を用いてエッチン ると基板等へのダメージが発生せず好ましいが、原理的 より表面の凹凸を除去しているわけであるが、その際に シリコン安団の酸化等の反応を抑制することができる。 **グを行っており、プラズマを用いたエッチングに比較す** にはブラズマを用いたエッチングにより結晶化されたシ リコン殺団の凹凸を除去してもよい。

[0023]なお、本英施の形態では、プラズマCVD 法による B-Siを用いたが、プラズマCVD以外の資 **圧CVD法やスパッタ法等で形成しても良い。また、8** - S 1 以外にも微結晶シリコンや多結晶シリコンを出発 **物質として用いてもよいし、例えばゲルマニウム(G** B)との化合物等を用いても良い。

【0024】また、本奥筋の形態ではエネルギーピーム として、XeC1エキシマレーザーを用いたが他のAr F、KrF時の街のコキシマレーザーやArレーザー等 でも良いし、電子ピームなどを用いることももちろん可 【0025】また、奥施の形態では結晶化されたシリコ

**ノ慰の捜固の凹凸を無くすエッチングに用いるガスとし** て、C1F3を用いたが、その他にXeF1またはBFF またはBFF5のいずれかを含む気体によってエッチン グを行ってもよい。

[0028] (夷施の形態2) 図2は平坦化多結晶シリ コン薄膜トランジスタの形成方法を説明するための工程 断面図であり、以下順を追って説明する。

1 (コーニング社製#1737ガラス)上に上記の奥施 を形成する(図2(a))。そして、この多結晶シリコ の形態1に示した方法で平坦化した多結晶シリコン苺膜 を原料ガスとして用いたプラズマCVD法でゲート絶縁 【0027】まず、ガラス基板中の不純物の拡散を防ぐ ン蒋殿を通常のフォトリン・エッチングで島状にパター ニングした後、例えば、TEOS (Tetraethy 個5となるSiOjを100nmの厚みで全面に堆積す ためのバッファー層2としてSiOi膜を被着した基板 lorthosilicate: (C1HiO) (S1) る(図2(b))。

ドーピングを行うことにより、ソース領域7とドレイン オンの活性化に関しては、同時に注入された水寮による [0028] その後、例えばA1を用いてゲート配極8 プラズマを生成し、質量分離を行わずに加速電圧は70 もできるが、より確実な活性化を図るため、400℃以 上でのアニールやエキシマレーザー照射やRTA(RB pid Thermal Anneal) による周所的 を形成する。そして、水敷希釈ホスフィン (PH1)の k Vで総ドーズ量は1×1015cm-1の条件で、イオン 領域8を形成する(図2(c))。なお、注入されたイ 自己活性化によりアニールのような工程を付加しないこ な加熱を行ってもよい。

[0029] その後、TEOS (Tetraethy] 間絶縁周14として全面に堆積し、次にコンタクト・ホ 1として例えばアルミニウム (A1) をスパッタ法で堆 徴し、その後フォトリングラフィー・エッチングでパタ ーン化することにより、poly-SiTFTが完成す **ール9を形成し、ソース価値10及び・ドレイン価値1** 原料ガスとして用いたプラズヤCVD法でS101をM orthosilicate: (CiHiO) (Si) を & (⊠2 (d)).

**形態の方法で作成した低温poⅠy−SiTFTは約1∵** [0030] 図3は本実施の形體で作成した低温pol による結晶化は全く同じエネルギーと照射回数は行うも のの、多結晶シリコン薄膜平坦化する工程を除いた従来 効果移動度は従来の低温polyーSiTFTの場合に y – S 1 T F T と田亀物質に対して、 エキシャレーサー 図3から明らかなように、シリコン疫面の凹凸が無くな ョルドスイングも向上していることがわかる。尚、毗界 ったいとに処因して、ON真流を掻信し、サブスフッツ の低温polyーSiTFTの伝递特性を示している。 は約130cm<sup>1</sup>/Vsecであるのに対し、本契飾の

80cm1/Vsecという高い値が容られた。

**故による a−S1を用いたが、ブラズマCVD以外の域** ばゲルマニウムとの合金であるシリコン・ゲルマニウム 【0031】なお、本與施の形態では、プラズマCVD ECVD法やスパッタ法等で形成しても良い。また、出 発半導体材料として8-S1を用いたが、多結晶シリコ ンや微結晶シリコンでも可能であるし、他の材料、例え 合金(Side)等を用いても良い。

エキシアレーザーを用いたが他のArF、KrF等のエ ムなどの他のエネルギービームを用いてもよいことは哲 [0032]また、本奥施の形態では結晶化にXeC] キシマレーザーやAェレーザー等でも良いし、電子ヒー うまでもない。

リコン3の粒界や粒内のトラップ単位を補償して結晶性 【0033】また、結晶化以降において、水煮ブラズマ にさらしたり水粽アニールを行うことにより、多結晶シ をあげる工程を付加することが超ましい。

方法例えばAP-CVD (Atmospheric P 【0034】また、閲聞砲線暦12としてTEOSを用 (Low Temperature Oxide), E ル、酸化アルミニウム等も用いることができるし、これ らの蒋膜の散層構造をとっても良い。また、ゲート電極 1 や、ソース転極 1 4 およびドレイン配極 1 5 の材料と もない。また、材料としても毀化シリコンや酸化タンタ CR-CVDによるSiOj等でも良いことは言うまで いたプラズマCVD法によるS101を用いたが、他の ressure CVD) 強によるSiOiやLTO してA1を用いたがを用いたが、アルミニウム(A

【0035】また、不純物としてはリンを用いたが、ア 1 y−SiGe合金やITO等の透明尊配隔等でも良

1)、タンタル (Ta)、モリブデン (Mo)、クロム (Cr)、チタン (T1) 等の金属またはそれらの合金 でも良いし、不純物を多量に含むpoly-Siやpo

のアルミニウム等を選択的に用いることによりPチャン C、CMOS回路を基板上につくり込むことも可能であ クセプタとなるボロンや斑紮等、ドナーとしてリン以外 ネル及びNチャンネルトランジスタを避択的に作成し ることも言うまでもない。

明の铸膜トランジスタの製造方法によれば、多結晶シリ 【発明の効果】以上、説明を行なってきたように、本発 コンの扱面の凹凸を無くすことができるため、結果とし コン薄膜トランジスタにおける半導体層を形成するシリ て、性能に優れた蒋膜トランジスタを得ることができ [0038]

### 【図面の簡単な説明】

【図1】本発明の英施の形態における薄膜トランジスタ 【図2】本発明の奥施の形態における磷膜トランジスタ の多結晶シリコンの表面の平坦化工程断面図

Ξ

